출처: 삼성전자 뉴스룸

Vol.01 | 2026. 10. 19

고단화 경쟁에 직면한 3D 낸드(NAND)와 GAA(Gate-All-Around) 공정의 딜레마

안녕하세요. 종합반도체(IDM)·파운드리 대기업의 선단 공정 로드맵부터 장비사, 국내 소부장 기업의 기술 트렌드까지 깊이 있게 파헤치는 [Chips Insider]의 첫 번째 레터입니다.

소자의 미세화와 고집적화가 물리적 한계에 다다르면서, 과거처럼 단순히 노광(Lithography) 장비의 해상도를 높이는 것만으로는 수율과 성능을 담보할 수 없는 시대가 되었습니다. 오늘 첫 호에서는 선단 파운드리의 핵심인 GAA(Gate-All-Around)와 메모리 적층 경쟁의 최전선인 3D 낸드(NAND)가 마주한 공정상의 딜레마, 그리고 이를 해결하기 위해 도입되고 있는 차세대 소재 및 박막·식각 기술을 짚어봅니다.

📌 오늘의 레터 3줄 요약

1. GAA(나노시트)의 딜레마: 단채널 효과(Short-Channel Effect)는 잡았지만, SiGe 선택적 식각과 좁은 시트 사이를 빈틈없이 채우는 원자층 증착(ALD) 공정이 수율의 최대 병목으로 부상했습니다.

2. 3D 낸드 고단화의 한계: 300단~400단 이상 적층을 위해 극저온 식각(Cryo Etching)과 워드라인 금속의 몰리브덴(Mo) 전환, 그리고 하이브리드 본딩이 필수 공정으로 자리 잡고 있습니다.

3. 소부장 밸류체인 변화: 단순 증착·식각을 넘어 고선택비 식각액(Wet Etchant), 신규 프리커서(Precursor), 극저온 식각 가스 등 고부가 소재 시장을 선점하는 기업에 기회가 열리고 있습니다.

Part 1. GAA(Nanosheet) 전환의 진짜 난제: 단채널 효과 극복 그 이후

선단 파운드리 공정(3nm 이하)에서 기존 FinFET 구조가 한계에 봉착한 가장 큰 이유는 게이트가 채널의 3면만 감싸면서 발생하는 누설 전류, 즉 단채널 효과(Short-Channel Effect)를 더 이상 제어하기 어려워졌기 때문입니다. 이를 해결하기 위해 얇은 실리콘 채널(Nanosheet)을 수평으로 적층하고 게이트가 채널의 4면을 모두 감싸는 GAA(삼성전자 명칭 MBCFET) 구조가 도입되었습니다.

하지만 소자 물리학적으로 완벽해 보이는 GAA 구조는 '공정 난이도의 급격한 상승'이라는 딜레마를 안고 있습니다.

• 첫째, SiGe 희생층의 초정밀 선택적 식각(Selective Etching)입니다.

  나노시트 채널을 형성하려면 실리콘(Si)과 실리콘게르마늄(SiGe)을 교대로 에피택셜(Epitaxial) 성장시킨 뒤, 안쪽의 SiGe 희생층만 완벽하게 파내야(Channel Release) 합니다. 이때 위아래 실리콘 나노시트에 손상을 주지 않고 수 나노미터 두께의 SiGe만 높은 선택비로 제거하는 등방성 건식/습식 식각 공정이 초기 수율을 좌우합니다.

• 둘째, 나노시트 사이 공간의 ALD(원자층 증착) 보이드(Void) 문제입니다.

  SiGe가 빠져나간 약 10nm 남짓의 좁은 틈새로 계면 산화막, 고유전율 게이트 산화막(High-k, HfO_2 등), 그리고 문턱전압(V_th)을 조절하는 일함수 금속(Work Function Metal, TiN/TiAlC 등)을 차례대로 증착해야 합니다. 공간이 워낙 협소하다 보니 박막이 고르게 덮이지 않는 스텝 커버리지(Step Coverage) 한계나 미세한 기공(Void), 심(Seam)이 발생하기 쉬우며, 이는 곧 소자의 신뢰성 저하로 직결됩니다.

Part 2. 3D 낸드(NAND) 고단화 경쟁: 식각의 한계와 '몰리브덴(Mo)'의 등장

메모리 진영의 3D 낸드플래시 역시 200단대를 넘어 300단, 400단 이상으로 향하며 두 가지 거대한 물리적 장벽과 마주하고 있습니다. 바로 '고종횡비(HARC) 채널 홀 식각'과 '셀 높이(Z-height) 및 배선 저항 증가'입니다.

• 1. 극저온 식각(Cryo Etching)의 도입

  적층 단수가 높아질수록 산화막과 질화막이 교차 적층된 두꺼운 박막을 위에서 아래까지 수직으로 뚫어내는 채널 홀(Channel Hole) 식각 난이도가 기하급수적으로 올라갑니다. 홀이 휘어지거나(Bowing) 바닥면이 제대로 뚫리지 않는(Not-open) 현상을 막기 위해, 영하 60°C 이하의 극저온 환경에서 특수 식각 가스를 사용해 식각 속도와 수직도를 동시에 높이는 극저온 식각 공정이 차세대 낸드 양산의 핵심 키로 부상했습니다.

• 2. 워드라인 금속의 세대교체: 텅스텐(W)에서 몰리브덴(Mo)으로

  단수를 무작정 높이면 전체 칩 두께가 두꺼워져 식각이 불가능해지기 때문에, 각 층(Tier)의 두께를 줄이는 '박막 스케일링(Z-scaling)'이 필수적입니다.

  기존 워드라인 금속으로 쓰이던 텅스텐(W)은 증착 시 불소(WF_6) 기반 프리커서를 사용하는데, 불소 성분이 절연막을 공격하는 것을 막기 위해 두꺼운 TiN 확산 방지막(Barrier/Liner)을 반드시 먼저 깔아야 했습니다. 좁아진 층고에서 TiN 배리어가 차지하는 부피 때문에 정작 전기가 흐르는 텅스텐의 부피가 줄어들고 비저항이 급증하는 문제가 발생한 것입니다.

  
  

이를 타개하기 위해 도입되는 소재가 바로 몰리브덴(Mo)입니다. 몰리브덴은 얇은 박막 두께에서 전자 평균 자유 이동 경로(Mean Free Path)가 짧아 텅스텐보다 비저항이 낮을 뿐만 아니라, 불소가 없는(Fluorine-free) 프리커서를 활용해 TiN 배리어 층 없이(Barrier-less) 직접 증착할 수 있습니다. 이를 통해 워드라인 두께를 대폭 줄이면서도 RC 지연(RC Delay)을 획기적으로 개선할 수 있습니다.

Part 3. Industry Radar: 장비사와 국내 소부장 기업의 기회

대기업의 공정 딜레마는 곧 장비사와 소부장 기업에 새로운 시장이 열린다는 뜻입니다. 현재 밸류체인에서 가장 역동적으로 움직이는 포인트는 세 가지입니다.

• 글로벌 장비 3사의 격전지 변화: 도쿄일렉트론(TEL)과 램리서치(Lam Research)는 3D 낸드용 차세대 극저온 식각(Cryo Etch) 장비 주도권을 두고 치열한 점유율 경쟁을 벌이고 있으며, 어플라이드 머티어리얼즈(AMAT)와 ASM은 GAA 및 3D 낸드용 원자층 증착(ALD) 및 선택적 몰리브덴(Mo) 증착 솔루션 공급을 빠르게 확대하고 있습니다.

• 프리커서(Precursor) 및 특수가스 국산화 수요: 몰리브덴(Mo) 고체/액체 프리커서와 GAA 초미세 갭필(Gap-fill)용 신규 실리콘·금속 프리커서, 그리고 극저온 식각에 투입되는 친환경 불화수소/탄화수소계 특수가스 수요가 급증하며 국내 전공정 소재 기업들의 R&D 및 양산 평가가 활발히 진행 중입니다.

• 고선택비 식각액(Wet Etchant) 및 CMP 슬러리: GAA 공정에서 SiGe만 선택적으로 녹여내는 습식 식각액과, 몰리브덴 등 신규 금속 도입에 맞춘 차세대 화학적 기계 연마(CMP) 슬러리 역시 소부장 기업들의 핵심 먹거리로 떠오르고 있습니다.

💡 Editor's Note

공정의 한계는 언제나 '새로운 소재와 박막 제어 기술'을 통해 돌파되어 왔습니다. 다음 호(Vol.02)에서는 선단 로직 공정의 또 다른 핵심 승부처인 '구리(Cu) 배선의 한계와 차세대 금속배선(Co, Ru) 및 초박막 확산 방지막 트렌드'를 깊이 있게 다룰 예정입니다.

오늘 레터가 유익하셨다면 아래 버튼을 눌러 주변 연구원 및 업계 동료들에게 공유해 주세요!